Samsung empile les puces de mémoire

Samsung vient d’annoncer qu’il sera prochainement capable de proposer des barrettes de mémoire DDR2 de 4 Go à un prix abordable tout en conservant de bonnes performances. Pour réussir un tel tour de force, Samsung a utilisé deux technologies appelées TSV (Through Silicon Via) et WSP (wafer-level processed stack package) que nous avons déjà vues dans des puces de mémoire graphiques du même constructeur. Voici un petit rappel pour ceux qui ne connaitraient pas encore ces technologies. 

Commençons par le technologie WSP. Actuellement d’autres constructeurs procèdent aussi à des empilage de puces et celles-ci sont reliées entre elles par un microcâblage qui impose un espacement vertical de plusieurs dizaines de microns entre les puces pour accueillir les connexions. À l’inverse, la technologie WSP implique la formation de trous verticaux qui traversent le silicium verticalement pour connecter les puces, rendant inutiles les espacements ou les fils pour relier les puces entre elles. Grâce à la technologie WSP une puce occupera 15% de surface en moins et sera 30% moins épaisse que des puces empilées microcâblées. 

Grâce à un rayon laser très fin, la technologie TSV permet de faciliter la création des trous au travers le silicium au lieu de recourir au procédé classique et complexe de la gravure sèche. Sur la photo ci-dessous, on distingue très bien les trous et donc les connexions au travers des 4 couches de silicium.  

Ainsi la technologie WSP réduit très largement les dimensions physiques d’une « pile » de puces mémoire, tout réduisant la longueur des interconnexions , ce qui permet d’obtenir un gain en performances d’environ 30% par rapport à une pile de puce classique grâce à une meilleur connexion qui réduit de la résistance électrique globale de la pile de puce.

Pour consulter le communiqué de presse de Samsung cliquez ici (anglais)

Source: TG Daily